TEORI ALJABAR BOOLEAN

• Aljabar Boolean

Aljabar Boolean memuat variable dan simbul operasi untuk gerbang logika. Simbol yang digunakan pada aljabar Boolean adalah: (.) untuk AND, (+) untuk OR, dan ( ) untuk NOT. Rangkaian logika merupakan gabungan beberapa gerbang, untuk mempermudah penyeleseian perhitungan secara aljabar dan pengisian tabel kebenaran digunakan sifat-sifat aljabar Boolean

Dalam aljabar boolean digunakan 2 konstanta yaitu logika 0 dan logika 1. ketika logika tersebut diimplementasikan kedalam rangkaian logika maka logika tersebut akan bertaraf sebuah tegangan. kalau logika 0 bertaraf tegangan rendah (aktive low) sedangkan kalau logika 1 bertaraf tegangan tinggi (aktive high). pada teori – teori aljabar boolean ini berdasarkan aturan – aturan dasar hubungan antara variabel – variabel boolean.

• 
  Dalil-dalil Boolean (Boolean postulates) P1: X= 0 atau X=1
  P2: 0 . 0 = 0
  P3: 1 + 1 = 1
  P4: 0 + 0 = 0
  P5: 1 . 1 = 1
  P6: 1 . 0 = 0 . 1 = 0
  P7: 1 + 0 = 0 + 1 = 1

• Theorema Aljabar Boolean

1. T1: Commutative Law
   a. A + B = B + A
   b. A . B = B . A
2. T2: Associative Law
   a. ( A + B ) + C = A + ( B + C )
   b. ( A . B ) . C = A . ( B . C )
3. T3: Distributive Law
   a. A . ( B + C ) = A . B + A . C
   b. A + ( B . C ) = ( A + B ) . ( A + C )
4. T4: Identity Law
   a. A + A = A
   b. A . A = A
5. T5: Negation Law
   1. ( A’ ) = A’
   2. ( A’ )’ = A
6. T6: Redundant Law
   a. A + A . B = A
   b. A . ( A + B ) = A
7. T7: 0 + A = A
   1 . A = A
   1 + A = 1
   0 . A = 0
8. T8: A’ + A = 1
   A’ . A = 0
9. T9: A + A’ . B = A + B A . ( A’ + B ) = A . B
10. T10: De Morgan’s Theorem
    a. (A+B)’ = A’ . B’
    b. (A . B)’= A’ + B’

Contoh Soal :

Contoh :
1. X + X’ .Y = (X + X’).(X +Y) = X+Y

2. X .(X’+Y) = X.X’ + X.Y = X.Y

3. X.Y+ X’.Z+Y.Z = X.Y + X’.Z + Y.Z.(X+X)’

= X.Y + X’.Z + X.Y.Z + X’.Y.Z

= X.Y.(1+Z) + X’.Z.(1+Y)

= X.Y + X’.Z

ALJABAR BOOLEAN DAN GERBANG LOGIKA

CONTOH.

Buatlah rangkaian dengan Gerbang Logika untuk aljabar Boolean sbb.

X . ( X’ + Y )

Jawab.

• IMPLEMENTASI DEMORGAN DALAM RANGKAIAN LOGIKA

• Hukum De Morgan

(A + B)’ = A’ . B’          A + B = (A’ . B’)’

(A  . B)’ = A’ + B’         A . B  = (A’ + B’)’

• Gerbang Logika

Gerbang digit dikenal pula sebagai perangkat digit atau sebagai perangkat logika (logic device). Perangkat ini memiliki satu atau lebih masukan dan satu keluaran. Masing-masing masukan (input) atau keluaran (output) hanya mengenal dua keadaan logika, yaitu logika '0' (nol, rendah) atau logika '1' (satu, tinggi) yang oleh perangkat logika, '0' direpresentasikan dengan tegangan 0 sampai 0,7 Volt DC (Direct Current, arus searah), sedangkan logika '1' diwakili oleh tegangan DC setinggi 3,5 sampai 5 Volt untuk jenis perangkat logika IC TTL (Integrated Circuit Transistor-Transistor Logic) dan 3,5 sampai 15 Volt untuk jenis perangkat IC CMOS (Integrated Circuit Complementary Metal Oxyde Semiconductor).

• Gerbang AND

Gerbang AND dapat memiliki dua masukan atau lebih. Gerbang ini akan menghasilkan keluaran 1 hanya apabila semua masukannya sebesar 1. Dengan kata lain apabila salah satu masukannya 0 maka keluarannya pasti 0.

Sebagai contoh, perhatikanlah kasus berikut:

1. Kasus
   Sebuah tim ganda dari regu bulutangkis Indonesia, adalah absah apabila kedua anggotanya lengkap hadir, yaitu Amir dan Badu. Apabila salah satu dari Amir atau Badu ada yang absen atau tidak hadir, maka regu tersebut tidak absah untuk Mewakili Indonesia dalam turnamen bulu tangkis tersebut.

Dalam dunia logika digital, semua aspek positif dari suatu kasus diinterpretasikan sebagai true (baca: tru) suatu kata bahasa Inggris yang berarti 'benar'. Pada komputer (sebagai perangkat), 'true' diwujudkan sebagai logika '1' atau 'high' (baca: hay') = tinggi. Pada tingkat perangkat keras, 'true' mempunyai acuan tegangan listrik mendekati 5 Volt DC (dalam TTL Level).}
Pada kasus di atas, yang termasuk aspek positif adalah 'absah' dan 'hadir'.
Sebaliknya, logika digital menentukan bahwa semua aspek negatif dalam suatu kasus
harus dianggap sebagai false (baca: fals) yang berarti 'salah'. Ini dimanifestasikan sebagai logika
'0' atau low = rendah oleh komputer (sebagai perangkat). Perangkat keras melaksanakan hal ini
dengan memberikan tegangan DC mendekati atau sama dengan nol Volt, TTL level.
Yang termasuk aspek negatif dalam hal ini adalah 'tidak absah' dan 'absen'.
Dengan demikian, kita sudah dapat menjabarkan kasus tersebut secara logika seperti ini:
a. Penyelesaian (output) kasus disandikan dengan 'Q'.

b. Peserta (input), dalam hal ini Amir dan Badu, disandikan sebagai A dan B.

c. Sinopsis yang dihasilkan menyatakan bahwa:
- Q akan true apabila A dan B true
- Q akan false bila salah satu di antara A dan B ada yang false

Bentuk logika kasus diatas disebut logika 'AND', yang dalam bahasa Indonesia berarti 'DAN'. Tampaknya, nama logika ini diperoleh dengan mengambil patokan pada sinopsis bagian pertama, yang menyatakan bahwa output akan true bila A dan B true.
Penjabaran dapat lebih disederhanakan lagi dengan mempergunakan tabel yang bernama' Tabel Kebenaran' (truth table).

Bentuk tabel kebenaran dalam kasus ini adalah sebagai berikut:

• GERBANG NAND (NOT AND)

Berlawanan dengan gerbang AND, pada gerbang NAND keluaran akan selalu 1 apabila salah satu masukannya 0. Dan keluaran akan sebesar 0 hanya apabila semua masukannya 1. Gerbang NAND ekuivalen dengan NOT AND. Tabel kebenaran gerbang NAND adalah sebagai berikut.

• GERBANG OR

Keluaran gerbang OR akan sebesar 0 hanya apabila semua masukannya 0. Dan keluarannya akan sebesar 1 apabila saling tidak ada salah satu masukannya yang bernilai 1. Sebagai contoh, perhatikanlah kasus berikut:
A. Kasus
Dalam suatu rapat Universitas, Amir dan badu bertindak sebagai wakil resmi Fakultas Teknik jurusan elektro. Sidang rapat menyatakan apabila salah satu dari Amir atau Badu hadir,maka hal itu sudah absah untuk mewakili fakultas tersebut.
Untuk kasus ini, penjabaran masalah tidak banyak berbeda dengan yang sebelumnya yaitu:

a. Penyelesaian (output) kasus disandikan dengan 'Q'.
b. Peserta (input), dalam hal ini Amir dan Badu, disandikan sebagai A dan B.
c. Sinopsis yang dihasilkan menyatakan bahwa:

- Q akan true apabila salah satu dari A dan B ada dalam kondisi true.
- Q akan false, apabila A dan B (semuanya) ada dalam keadaan false.

Kasus ini memakai bentuk logika 'OR' dan tabel kebenarannya menjadi tersusun sebagai berikut:

• GERBANG NOR (NOT OR)

Gerbang NOR ekuivalen dengan NOT OR. Berlawanan dengan gerbang OR, keluaran sebesar 1 hanya akan terjadi apabila semua masukannya sebesar 0. Dan keluaran 0 akan terjadi
apabila terdapat masukan yang bernilai 1. Tabel kebenaran gerbang NOR.

• GERBANG NOT

Pada gerbang ini nilai keluarannya selalu berlawanan dengan nilai masukannya. Apabila masukannya sebesar 0 maka keluarannya akan sebesar 1 dan sebaliknya apabila masukannya sebesar 1 maka keluarannya akan sebesar 0. Pada tabel kebenaran gerbang NOT berikut, yaitu tabel yang menggambarkan hubungan antara masukan (A) dan keluaran (B) perangkat digit gerbang NOT.

• GERBANG XOR (Exclusive OR)

Apabila input A dan B ada dalam keadaan logika yang sama, maka output Q akan menghasilkan logika 0, sedangkan bila input A dan B ada dalam keadaan logika yang berbeda, maka output akan menjadi logika 1. XOR sebetulnya merupakan variasi dari cara kerja logika OR. Untuk lebih jelas, coba perhatikan tabel kebenarannya:

• GERBANG XNOR (Exclusive NOR)

Apabila input A dan B ada dalam keadaan logika yang sama, maka output Q akan menghasilkan logika 1, sedangkan bila input A dan B ada dalam keadaan logika yang berbeda, maka output akan menjadi logika 0. XNOR bisa juga dikatakan memiliki sifat dari kebalikan XOR. XNOR dan NOR hanyalah berbeda pada langkah ke-empat yaitu apabila A dan B pada logika 1 maka output Q juga 1, bukan 0 seperti pada logika NOR.

Contoh Soal :

1.      Gambarlah table dari gerbang AND ?

Masukan		Keluaran
A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

2.      3A(16) = …………………………………………(10)

Bilangan hexadecimal di ubah menjadi bilangan decimal..

Caranya,  , x= variable, pada Hexadesimal = 16

 n=banyaknya angka (dari soal di atas, 3A=mempunyai 2 nilai,jadi n = 2)

karena A memiliki nilai “10” pada bilangan hexadecimal….

                3A (16) =  (3 x ) + (10 x )

                            =   (3 x 16) + (10 x 1)

                            =   48 + 10

                            =     58,

• Rangkaian Kombinasional

• Penyederhanaan Fungsi Boolean

Contoh. f(x, y) = x’y + xy’ + y’

disederhanakan menjadi

f(x, y) = x’ + y’

• Penyederhanaan fungsi Boolean dapat dilakukan dengan 3 cara:

1. Secara aljabar
2. Menggunakan Peta Karnaugh
3. Menggunakan metode Quine Mc Cluskey (metode Tabulasi)

Penyederhanaan Secara Aljabar

Contoh:

f(x, y) = x + x’y

= (x + x’)(x + y)

= 1 × (x + y )

= x + y

f(x, y, z) = x’y’z + x’yz + xy’

= x’z(y’ + y) + xy’

= x’z + xy’

f(x, y, z) = xy + x’z + yz = xy + x’z + yz(x + x’)

= xy + x’z + xyz + x’yz

= xy(1 + z) + x’z(1 + y) = xy + x’z

X	y	z	xy	xy + x’z	X’z	X’yz	xyz	xy + x’z + xyz + x’yz	yz	Yz+x’z
0	0	0	0	0	0	0	0	0	0	0
0	0	1	1	1	1	0	0	1	0	1
0	1	0	0	0	0	0	0	0	0	0
0	1	1	0	1	1	1	0	1	1	1
1	0	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	0	0
1	1	0	1	1	0	0	0	1	0	0
1	1	1	1	1	0	0	1	1	1	1

Peta Karnaugh

a.  Peta Karnaugh dengan dua peubah

y

0          1

	m0	m1	x 0	x’y’	x’y
	m2	m3	1	xy’	xy

  

b. Peta dengan tiga peubah

							yz 00	01	11	10
	m0	m1	m3	m2		x 0	x’y’z’	x’y’z	x’yz	x’yz’
	m4	m5	m7	m6		1	xy’z’	xy’z	xyz	xyz’

Contoh. Diberikan tabel kebenaran, gambarkan Peta Karnaugh.

x	y	z	f(x, y, z)
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

	yz 00	01	11	10
x 0	0	0	0	1
1	0	0	1	1